libro principios digitales roger l. tokheim

SERIE DE COMPENDIOS SCHA UM

TEOR~AY PROBLEMAS de

PRINCIPIOS DIGITALES

ROGER L. TOKHEIM, M. S. Jefe del Departomento de Educocibn Industrial, Henry Sibley High School , Mendoto Heights, Minnesota

Traduccibn:

Ra61 Varela G. Quimico Profesor de Computaci6n y ProgromacMn en la U.N.A.M.

Maria Pozzi de del Conde Matemdtica hvestigadora del Coiegio de Mkxico

Revisibn Ttcnica:

Jose Cen Zubieta hgeniero Mednico Electricista, U.N.A.M. Maestro en Ciencios de Operaciones New York University Jefe de lo Unidad de C6mputo del Colegio de Mixico

M ~ X I C O R O C ~ T A RUENOS AlRES C K

I K

CL.H

CLR

7

Salida binaria

QFF4

4> Ch'

I K

C LR

p

Reposicibn

I

i

a) Diagrarna de simbolo Ibgico para un contador de decenas del lipo de Iransporle ondulante

r7+@~@@1 lndicadores binarior

[ Reloj

4

Ch' C'LR

-" Q,

I 1 I 1

Contador de decenar b) Sirnbolo Ibgico simplificsdo para el contador de decenar

Fig. 8-10

Salidas

CONTADORES

Entrada

Salidas

Cuenta binaria 000 001 010 011 I00 101 000 001 010 Fig. 8-9 Diagrama de tiempo para un contador de transporte ondulante mod-6

-- -

--

-

El contador rnodd representado en el diagrarna de la figura 8-9, opera corno un contador de transporte ondulante normal hasta el pulso 6. La cuenta binaria antes del pulso 6 es 101, que es la cuenta rntixima para esta unidad. En la transicibn ALTO a BAJO del pulso de reloj 6, FFI cambia de ALTO a BAJO. Esta transicibn dispara a FF2 que cambia de BAJO a ALTO. En el punto a de la figura 8-9, arnbas salidas de FF2 y FF3 esttin en 1. Estos dos 1 se aplican a la cornpuerta NAND (vtase la Fig. 8-96). La cornpuerta NAND se activa produciendo un 0.El 0 activa la entrada asincrona CLR a todos 10s basculadores borrtindolos todos a 0,lo que se rnuestra en el punto b. El pulso en el punto a es tan corto que ni siquiera ilumina 10s indicadores de salida. El contador estti libre para contar ascendenternente otra vez, partiendo del binario 000. Observe el borde final del pulso 6. Una vez mbs, note el retraso entre el tiempo en que el pulso 6 cambia de ALTO a BAJO y el tiernpo en que FF2 y FF3 se lirnpian finalrnente a 0 en el punto b. Los ingenieros llarnan a este tiernpo de retraso, el tiempo de propagacibn, y se basa en el retraso de lapropagacidn del basculador y la compuerta utilizada. El retraso de propagacibn para un basculador TTL cornun

06ab D

1 J Entrada reloj

->

Q 4 ' IJ f;F 1 CK

I A'

CLR

7

4> CK

1 K

1 J

I J

Q -

F: F? --C>

Q d 8

FF3 CA'

I A'

CL.I?

1

CLR

r

Q-1

C

FF4 4> CK I A'

CLR Reposicibn

a) Diagrama dc aimbolo lbgico para un contador de dccenas del lipo de rransporte ondulanle

Enlradas

Borrar Q., IRepos~cibn) CLR Conrador de deccnas b) Simbolo lbgico simplificado para el conlador de decenas

Fig. 8-10

.

B

Salida binaria

I

-

135

CONTADORES

CAP.81

Enrrada

I

Q (2s)

FF2

Salidas

'

000 ( 1 1 100 10 Cuenta b ~ nma a Fie. ;R-9 Diaerama de tiempo para un contaaor de transpone onaulante moa-I

-

-

ntador mcjd-6 representado en el diagrama de la figura 8-9, opera como un corntador de trans,.t.."+a ,.., r > I..r a curl,, a maI W ma1 ~ hasta el pulso 6. La cuenta binaria antes del pulso 6 es In1 I",, xima para esta unidad. En la transition ALTO a BAJO del pulso de reloj 6, FFl cambia de ALTO a BAJO. Esta transici6n dispara a FF2 que cambia de BAJO a ALTO. En el punto a de la figura 8-9, ambas salidas de FF2 y FF3 esthn en 1. Estos dos 1 se aplican a la compuerta NAND (vkase la Fig. 8-96), La compuerta NAND se activa produciendo un 0. El 0 activa la entrada asincrona CLR a to'dos 10s ba sculadores borrhndolos todos a 0,lo que se muestra en el punto b . El pul so en el PIunto a es I:an corto (que ni . siquiera ilumina 10s indicadores de salida. El contador esth libre para contar ascenaenremente otr a vez, partiendo del binario 000. Obse~ rve el borde final del pulso 6. Una vez mhs, note el retras,o entre el tiempo er1 que el PIulso 6 cambia de ALTO a BAJO y el tiempo en que FF2 y FF3 se limpian fiinalmente a 0 en el I.)unto b . L.os ingenleros llaman a este tiempo de retraso, el tiempo de propagacion, y se basa en el retraso de lapro cidn del bi3sculador y la compuerta utilizada. El retraso de propagaci 6n para u:n basculaclor TTL c put

LC

ulluuaarrrr

"A,.

~

U

.

>-

C

,...a"*

.

I

Qd1I

J Enrrada reloj

->

FFI Cti 1 K

C'LR

Y a)

J

J

FF2

->

-

Q--'1

CK

c--C>

I

I

K

FFZ Cti CLR

p

7

alida naria

Q-'I rrv

--a> C K

I K

CLR

P

Diagrama de simbolo lhgico para un conlador de decenas del tipo de tranrpor

pm@@@ lndicadores binarios

Rdoj

Enrradas

4 " T i Ch'

Q,

Conlador de decenas

b) Simbolo Ibgico simplificado para cl contador de decenas

Fig. 8-10

Salidas

CONTADORES

es muy corto -corn0 30 ns- (nanosegundos). Algunas familias I6gicas tienen mayores retrasos de propagaci6n. El contador de decenas es probablemente el contador mas usado. Tambitn puede describirse como el contador mod-10. La figura 8-100 muestra el diagrama de un contador de transporte ondulante mod10. Para construir este contador se necesitan 4 basculadores JK y una compuerta NAND. La unidad cuenta igual que el contador mod-16 hasta el 1001, que es la cuenta m k i m a para esta unidad. Cuando la cuenta trata de avanzar a1 1010,los dos unos (D = I B = 1) alimentan la compuerta NAND, que se activa limpiando la cuenta a 0000. Algunas veces se usa un simbolo de l6gica general para un contador cuando se compra en forma de CI. El simbolo lbgico de la figura 8-10bpuede sustituirse por el diagrama del contador de decenas de la figura 8-lOa. Se agrega la entrada borrar, CLR, o reposicibn, reset, a1 contador de decenas de la figura 8-lob. Esta entrada no aparece en el contador de decenas de la figura 8-10a. Un 0 16gico activa el reposicibn y limpia la salida a 0000. Anteriormente se mencion6 que algunos contadores son descendentes. La figura 8-11 muestra el diagrama de un contador de esta clase. Esta unidad es un contador de transporte ondulante descendente

*,@@ I

Q - I J

Q - I J

Q

-

.-

-

Sal~da binarla

a) Diagrama del simbolo lbgico Enlrada

FF I

-0

CK I

I

I

I

Cuenta binaria

110

111

I

-

I

101

100

I

I

011

010

001

000

111

b) Diagrama de tiempo

Salida Entrada rcloj

FFI CK I K

FF2 CK

'

FF3 CK

"

K

Carnbio

a C)

)

-

I

I

I

0

u i ~ 01 \ Cambio b

Se necesitan dos cambios para convertir un contador descendente a un contador ascendcnte de 3 bit

Fig. 8-11 Contador de transporte ondulante descendente,de 3 bit

110

CONTADORES

-

-

-

-

de tres bit. La cuenta binaria seria 111, 110, 101, 100,011,010,001,000, seguida por un nuevo ciclo de ,111, 110, etc. Note en la figura 8-1 la que el contador de transporte ondulante descendente es muy similar a1 ascendente. La "linea de disparo" de FFI a FF2 va de la salida Q a la entrada de reloj, en lugar de salir de Q a la entrada de reloj. Todo lo demhs es igual. Note tambitn que cada basculador J K esth en su modo volquete ( J = K = 1). El diagrama de onda de la figura 8-11b ayuda a entender la operacibn del contador descendente. La linea superior es la entrada CK a FFl, la linea inferior es la cuenta binaria. Note que la cuenta binaria empieza en 111 a la izquierda. Se muestran dos salidas (Q y para ambos FF1 y FF2. Para FF3 s6lo se muestra la salida Q. Las salidas junto a 10s indicadores binarios se muestran sombreadas en el diagrama de tiempo. Considere el pulso I de la figura 8-1 1b, en la transicibn de ALTO a BAJO del pulso de reloj 1, FFI cambia de estado, y la salida va de ALTO a BAJO ( ~ v de a BAJO a ALTO). La cuenta binaria es ahora 110. Considere el pulso 2 de la figura 8-1 1b, en la transici6n de ALTO a BAJO del pulso de reloj, FF1 cambia de estado, lo que causa que la salida Q cambie de BAJO a ALTO. La salida & va de ALTO a BAJO causando asi que FF2 cambie de estado y que la salida Q vaya de ALTO a BAJO (Qcambia de BAJO a ALTO). La cuenta binaria es ahora 101. El pulso 3 dispara FFl y la salida Q de FFI se hace BAJO, mientras que (Z se hace ALTO. La cuenta es ahora 100. El pulso 4 dispara FFl, que esth en estado disposici6n y la salida va de ALTO a BAJO, lo que causa que FF2 cambie de estado. FF2 estP en estado disposici6n y la salida va de ALTO a BAJO, lo que hace que FF3 a su vez se borre. DespuCs del pulso 4 la salida binaria es 01 1. Observe el resto del diagrama de onda, note en particular las lineas verticales delgadas que muestran el disparo del siguiente basculador. Recuerde que las salidas Q conectan 10s indicadores de salida, pero las salidas 0 de FFl y FF2 disparan el siguiente basculador.

e)

e

PROBLEMAS RESUELTOS

-

8.16

Solucibn:

-

Un contador de decenas tiene -cuentas y, por lo tanto, tambitn se llama contador mod-

Un contador de decenas tiene 10 cuentas y se llama contador mod-10.

8.17

La miutima cuenta binaria para un contador de tres bit es

(numero binario).

Soluci6n: La m b i m a cuenta binaria para un contador de tres bit es 11 1.

-

8.18

-

Vtase la figura 8-86. El trabajo de la compuerta NAND en este contador m o d 4 es (disposici6n, borrar) 10s basculadores a (numero binario) desputs de que el contador alcanza su cuenta maxima de (numero binario). Soluci6n:

El trabajo de la compuerta NAND (en la figura 8-66) es limpiar 10s basculadores a 000 despuks que el contador alcanza la cuenta m b i m a de 101.

8.19

-

Vtase la figura 8-9, i Q u t basculador cambia de estado en la transici6n ALTO a BAJO del pulso de reloj 4? Solucibn:

-

Los tres basculadores carnbian de estado en la transicibn ALTO a BAJO del pulso de reloj 4 de la figura 8-9.

CONTADORES

Refirikndose a la figura 8-3, el retraso de tiempo despuks del pulso de reloj 4 que se muestra con la llnea punteada es camdo por el retraso de de 10s basculadores.

-.

Soluclbn: El retraso de tiempo indicado por la lnca punteada despues del pulso 4 de la figura 8-3 es causado por el retnw de propagacibn de 10s basculadores.

-

Vkase la figura 8-9. ~ P o quk r es muy corto el pulso en el punto a7 Soluclbn: \ El pulso en el punto a de la fiara 8-9 es muy corto porque cuando se hace ALTO, ambos FF2 y FF3 esth m modo disposidbn, lo que causa que la mmpueria NAND timpie los ues basculadores (vCase la flgura 8-66).

Vkwe las figuras 8-114 y 6,liste las siguientes diez cuentas binarias despuks que 010 estd en el contador: Soluclbn: Las siguientes diez cuentas binarias despuks del010 en el contador de 3 bit desccndente de la figura 8-11 son las siguientea: 001, 000, 111, 110, 101, 100, 011, 010, 001, 000.

V h e la figura 8-1 la. Bste es un contador de transporte 1 cendente mod-

(ondulante, sincrono) des-

Soluclbn: Es un contador de transporte ondulante mod-8.

Liste la sucesi6n de la cuenta binaria de un contador mod3 ascendente. Soluclbn: La'sucesibn de la cuenta binaria para un contador mod-9 ascendente es la siguiente: 0000,0001,0010, 0011, 0100, 0101, 0110, 0111, 1000.

Vkase la figura 8-10a. Si esta unidad fuera convertida a un contador mod-9, las dos entradas a la compuerta NAND serlan: (D,c, B, A ) Y (D,C, B. 4. Soluclbn: Si la unidad de la figura 8-1Oa se convirtiaa a un contador mod8, las dos entradas a la compuerta NAND sedan A y D, de tal manera que todos 10s basculadores pudieran borrarse inmediatamentecuando la cuenta binaria Uegara a 1001.

Vkase la figura 8-1la. Escriba 10s dos carnbios en el alarnbrado de este contador descendente de 3 bit a un contador ascendente. Soluclbn: El contador descendente de la figura E l l a puede convertirse en un contador ascendente haciendo 10s cambios ilustrados en la figura 8-1 1c: 1. Cambie el alambre que sale de de FF1 a la salida Q de FFl. 2. Cambie el alambre que sale de Q de FF2 a la salida de Q d e FF2.

Vkase la figura 8-1 1b. La entrada reloj dispara FFl, la salida FF3 en este contador de transporte ondulante.

(Q,

0)de FF2 dispara

Solucibn: El reloj dispara FF1, la salida o d e FFI dispara FF2, y la salida 8 de FFZ dispara FF3 en el contador de transporte ondulante de la figura 8-1 1b.

-

CAP.81

CONTADORES

Problemas suplementarios

-.

-

5

. Resp. 5

8.28

Un contador que cuenta de 0 a 4 es un contador mod-

8.29

Dibuje un diagrama del slmbolo 16gico de un contador de transporte ondulante ascendente de 5 bit utilizando 5 basculadores JK. Resp. Vtase la figura 8-12

Flg. 8-12 Contador ascendente de transporte ondulante de 5 bit

La cuenta mhirna binaria para un contador de 5 bit es (.h.) Resp. o) 11111 b) 31

8.31

En un contador de 4 bit, FF4 usualmente se designa como el contador Resp. BMS (bit m8s significative).

8.32

V&X la figura 8-3. En la transicibn ALTO a BAJO del pulso de reloj 8, ~ c u h t o barmladores s cambian de estado? Resp. Los 4

8.33

Vtase la figura 8-3. En el borde posterior del pulso de reloj 15, ~ q u basculadores t cambian de estado? Resp. Sblo FFI

8.34

Vtase la figura 8-3. Con el pulso de reloj 16 en ALTO, ~ c u a es l el estado de cada barculador? Resp. Los cuatro basculadores esthn en el mod0 disposicibn (las salidas Q e s t h en ALTO)

8.35

Vtase la figura 8-3, i q u t basculador afecta FF4 y lo hace cambiar de estado? Resp. La salida Q de FF3 esta conectada a la entrada CK de FF4, que lo hace cambiar de estado cuando el pulso va de ALTO a BAJO

8.36

Vtase la figura 8-3,desputs del borde posterior del pulso de reloj 16, la cuenta bicaria es binario) y todos los basculadores estan en q) (disposicibn, reposicibn). Resp. a) 0000 b) reposicibn

8.37

Vtase la figura. 8-5. j C ~ a es l la cuenta binaria desputs del pulso 41 Resp. 100

8.38

V b s e la figura 8-5. La salida Q de FF2 sera ALTO de nuevo en el borde posterior del pulso de reloj Resp. 6

8.39

Refiritndose a la figura 8-5,la salida de FFl sera ALTO en el borde so de reloj 5. Resp. Posterior

-

-

-

-

(01

8.30

-

(nQmero binario), que es igual al decimal

(bms, BMS).

A (nhmero

.

(anterior, posterior) del pul-

CONTADORES

140

ICAP.8

-

8.40

Vkase la figura 8-5, despuks del pulso de reloj 7, FFI estl en mod0 esth en modo -(disposicibn, reposicibn) y FF3 estl en rnodo Resp. Los tres basculadores estln en mod0 disposicibn (Q = 1)

(disposicibn, reposicibn) FF2, (disposicibn, reposicibn).

-

8.41

Vkase la figura 8-5, iquk basculadores cambian de estado en la transicibn ALTO a BAJO del pulso de reloj 71 Resp. Sblo FFl cambia de estado

-

8.42

VCase la figura 8-5, la cuenta binaria despuks del pulso 9 es Resp. 001

8.43

El cuntador Resp. Paralelo

-

8.44

VCese la figura 8-7, el hecho de que todos 10s basculadores cambien de estado a1 mismo tiernpo (vea la (asincrono, sincrono). Unea punttada), significa que este dingrarna de tiernpo es para un contador Resp. Sincrono

-

8.45

-.

-(paralelo, de transporte ondulante) es un ejemplo de un dispositivo s i n c r o n ~

V b e la figura 8-7. Cuando el pulso de reloj 6 es ALTO, FFl estl en el rnodo volquete FF2 estl en el mod0 (estable, volquete), y FF3 estl en el mod0 b, (estable, volquete). Resp. a) volquete b) estable

8.46

El contador Resp. Paralelo

(paralelo, de transporte ondulante) es el dispositivo mls cornplicado.

8.47

El bloque de construccibn blsico para 10s circuitos de Ibgica combinacional es la compuerta, el equivalente para 10s circuitos de 16gica secuencial es el Resp. Basculador

8.48

(ALTO, BAJO). VCase la figura 8-13, la entrada CLR o reposicibn del contador se activa por un Resp. La entrada CLR del contador de la figura 8-13 se activa por un BAJO 6 0 lbgico. Esto se simboliza por medio del drculo en la entrada CLR

8.49

Liste la salida binaria despuks de cada pulso de reloj para el contador de decenas ascendente de la figura 8-13. pulso i = 1OOO Resp. pulso a = 0000 pulso c = 0010 pulso e = 0100 pulso g = 0110 pulso b = 0001 pulso d = 0011 pulso f = 0101 pulso h = 0111 pulso j = 1001

Contador

I

I

I

I

I

CLR

Flg. 8-13 Problema del rren de pulsos del contador

8.50

Suponga que el contador de la figura 8-13 es un contador descendente mod-16. Escriba la salida binaria despuks de cada pulso de reloj. puls0 i = 1000 Resp. pulso a = 0000 pulso c = 1110 pulso e = 1100 pulso g = 1010 pulso j = 011 1 pulso b = 1111 pulso d = 1101 pulso h = 1001 pulso f = 1011

-

.-

-

CONTADORES

-

8.51

Dibuje un diagrama del slmbolo IbgJco de un contador de transporte ondulante ascendente mod-12 utilizando 4 basculadores JK (con entradas borrar) y una compuena NAND con dos' entradas. Resp. Vkase la figura 8-14

Entrada

reloj

Rcgo~icidn

Fig. 8-14 Contador de transporte ondulante ascendente mod-12

8.52

-

Dibuje el diagrama del simbolo Ibgico para un contador de transporte ondulante que divide por 5, utilizando tres basculadores JK (con entradas borrar), y una compuerta NAND de dos entradas. Muestre laentrada reloj y solamente la salida que divide entre 5. Resp. Vkase la figura 8-15

I Entradareloj

J

FF I > CK

Q-

1 KCLX

I

J

FF2

Q

CK

1 2 -

1

KCLR

I

J FF3

Q.'

Sdida quc divide cntm 5

> CK KCLR Reposicibn

I

Fig. 8-15 Contador de transporte ondulante que divide entre 5

Capitulo I1 Uso de circuitos integrados digitales

-

-

-

y

-

La creciente popularidad de 10s circuitos integrados digitales se debe a la disponibilidad de circuitos integrados (CI) a precios bajos. Los fabricantes han desarrollado muchas familias de CI digitales (grupos que pueden ser usados para la construcci6n de un sistema digital). Se dice que 10s CI de una familia son compatibles y es fbcil realizar una conexi6n entre ellos. Un grupo de familias se produce utilizando tecnologia bipolar. Estos CI contienen partes comparables a 10s transistores bipolares discretos, diodos y resistencias. Otro grupo de familias de CI digitales usa la tecnologia de semiconductor de metal-6xido(MOS). Actualmente la familia bipolar TTL, (16gica de transitor-transistor) es la mbs popular. La familia CMOS (metal-oxido-silicio complementado) es una nueva familia de la tecnologia de 10s MOS que se usa mucho. Los CI CMOS contienen partes comparable~a transistores de efecto de campo de compuerta aislada. (IGFETs). Los fabricantes dividen, comunmente, a 10s circuitos integrados en grupos basados en la complejidad de 10s circuitos. Texas Instruments, Inc. define la siguiente clasificaci6n de complejidad: 1. LSI (Integracibn a gran escala) Un concepto bajo el cual un subsistema mayor o las funciones de un sistema se fabrican como un solo microcircuito. En este contexto, un sistema mayor o subsistema, ya sea digital o lineal, es aquel que contiene 100 o mas compuertas equivalentes o circuitos de complejidad similar. 2. MSI (Integraci6n a mediana escala) Un concepto bajo el cual un subsistema completo o las funciones de un sistema se fabrican como un solo microcircuito. El 9ubsistema o sistema son menores que 10s considerados para LSI, pero ya sea digital o lineal, contienen 12 o mbs compuertas equivalentes, o circuitos de complejidad similar. 3. SSI (integraci6n a pequefia escala) Circuitos integrados de menor complejidad que 10s de integraci6n a mediana escala (MSI) 4. VLSI (integraci6n a muy grande escala) Un concepto bajo el cual la funci6n de un sistema completo se fabrica como un solo microcircuit~.En este contexto un sistema, ya sea digital o lineal, contiene 1000 o mbs compuertas, o circuitos de similar complejidad. Para el disefiador de circuitos digitales, existen disponibles muchas familias de CI digitales, a continuacibn se mencionan algunas de ellas:

1. Familias Bipolares L6gica de resistor a transistor RTL DTL L6gica de d i d o a transistor TTL L6gica de transistor a transistor (tipos: TTL estandar, TTL de baja energia, TTL de alta velocidad, TTL "Shottky", TTL de tres estados) ECL L6gica de emisor acoplado (tambikn conocida como CML, 16gica modocorriente) HTL Logica de umbra1 alto (tambikn conocida como HNIL, 16gica de alta inmunidad a1 ruido) I11 Lbgica de inyecci6n integrada

[CAP.I I

U S 0 DE CIRCUITOS INTEGRADOS DIGITALES

2. Familias de MOS PMOS NMOS CMOS

canal P semiconductor d e metal-6xido canal N semiconductor de metal-6xido semiconductor de metal-6xido complementario

En la literatura de 10s fabricantes de C1 aparecen algunos ttrminos que ayudan a1 ttcnico a1 usar o comparar las familias Ibgicas. Se esquematizarfln aqui algunos de 10s ttrminos y sus caracteristicas mfls importantes usados en CI digitales. ~ C O se~define O un 0 16gico (BAJO) o un 1 Ibgico (ALTO)? En la figura 11-1 se muestra un inversor (el 7404) de la familia TTL de CI. Los fabricantes especifican que para una operaci6n adecuada, una entrada, BAJO, debe tomar valores entre tierra y 0.8V. De la misma manera, una entrada ALTO debe encontrarse entre 2.0 V y 5.0 V. La secci6n no sombreada de la figura 11-1 entre 0.8V y 2.OV en laentrada es una regi6n prohibida. Un voltaje de entrada de 0.5V serl entonces una entrada BAJO y una de 2.6V serfl una entrada ALTO. Una entrada de 1.5 arrojaria un resultado impredecible y se le considera prohi bida. Voltaje de salida

Voltaie de entrada

0.4 V Normalmentc 0.1

v

Fig. 11-1 Niveles de voltajes de entrada y salida de un TTL

A la derecha del inversor TTL de la figura 11-1 se muestran las salidas esperadas. Una salida BAJO seria 0.1 normalmente, per0 puede llegar a 0.4V. Una salida ALTO normal serla 3.5 V per0 puede llegcr a ser tan baja como 2.4 V. La salida ALTO depende Tiel valor de la resistencia de carga en la salida. Entre mayor sea la corriente de carga, menor es el voltaje de la salida ALTO. La parte n o sombreada del voltaje de salida en la figura 11-1 es la regi6n prohibida. Observe la diferencia en la definicibn de un ALTO en entrada y en salida. La entrada ALTO se define como mayor que 2.0 V mientras que la salida ALTO es mayor que 2.4 V. El motivo de esta diferencia es de dar inmunidad a1 ruido la insensibilidad de un circuito digital a seilales electricas no deseadas. El BAJO de entrada es menor que 0.8 V, mientras que BAJO de salida es 0.4 V o menor. De nuevo la diferencia en estas cifras es para asegurar el rechazo a1 ruido no deseado que entra al circuito digital. Se dan 10s voltajes para BAJO y ALTO en un circuito TTL en la figura 11-1. Estos voltajes difieren en otras familias 16gicas. Debido a las altas velocidades de operacibn de muchos circuitos digitales, 10s retrasos de 10s interruptores internos son importantes. La figura 11-2 muestra un diagrama de onda para la entrada y salida de un circuito inversor. En el punto a del diagrama, la entrada va de BAJO a ALTO (0 a 1). Despues de un corto tiempo, la salida del inversor va de ALTO a BAJO (1 a 0). El tiempo de retraso mostrado como I,,, se conoce como el retraso depropagacidn del inversor Este retraso de propagaci6n puede ser de aproximadamente 20 nanosegundos (ns) para un inversor TTL estandar. En el punto b de la figura 11-2, la entrada va de ALTO a BAJO. Despues de un tiempo corto, la salida va de BAJO a ALTO. El retraso de propagacion (t,,,) se muestra como de 15 ns para este inversor TTL estflndar. Nbtese que el retraso de propagacibn puede ser diferente para la transicibn B a A que para la transici6n A a B. Algunas familias de CI tienen retrasos de propagaci6n mfls bajos, lo cual 10s hace mfls adecuados para la operaci6n a

-

U S 0 DE CIRCUITOS INTEGRADOS DIGITALES

tiempo (ns) ---r

(

I Salida

1

I I

I

~

I

I

0 I

I

+-I

I I

I

I

PEA

: 20 ns Fig. 11-2 Diagrama de onda que muestran la propagacibn de 10s retardos para un inversor TTL estandar

altas velocidades. Los retrasos de propagacibn van desde un promedio de 3 ns para la familia TTL "Schottky", a valores de aproximadamente 125 ns para la familia de CI HTL. Es comun tener en circuitos Iogicos una compuerta que maneja a algunas otras. La limitaci6n de qrre lanras cornpuertas pueden ser rnanejadas por una ~ o l salida a se llama divergencicc de sulida de u n uircuito 16gico. El valor rnhs comun para 10s circuitos 16gicos TTL es 10. Esto significa que una sola salida de un circuit0 TTL puede manejar hasta 10 entradas TTL. La farnilia 16gica CMOS tiene una divergencia de salida de 50. Una de las muchas ventajas de 10s circuitos integrados sobre otros circuitos es su baja disipacibn de potencia. Algunas familias de CI, sin embargo, tienen una disipaci6n de potencia mucho mas baja que otras. El consumo de potencia puede tener valores promedio de aproximadamente 10 miliwatts (mW) por compuerta en la familia TTL estkndar, mientras puede llegar a ser tan bajo como 1 mW por compuerta en la familia TTL de baja potencia. La familia CMOS se conoce por su extremadamente bajo consumo de potencia y se usa ampliamente en productos portatiles de baterias. PROBLEMAS RESUELTOS

11.1

VCase la figura 11-1. Una entrada de 2.2 V a1 inversor 'lTL es una entrada Ibgica -(0, I). Solution:

Una entrada de 2.2 V a un inversor Ibgico TTL es un 1 Ibgico ya que esta en el rango ALTO. 11.2

Vkase la figura 11-1. Una salida de 2.2 V del inversor TTL es una salida Iogica Solucihn:

Una salidade 2.2 V de un inversor TTL se define como prohibida causada por un CI defectuoso o una carga muy pesada a la salida. 11.3

iCutiles son normalmente 10s voltajes BAJO y ALTO para la familia TTL? Solucihn:

Un voltaje de salida de un CI TTL normal BAJO es 0.1V. El voltaje de salida ALTO normal es como 3.SV pero varla ampliamente dependiendo de la carga. 11.4

Una entrada a un dispositivo TTL de 0.7 V se consideraria JO).

(prohibida, ALTO, BA-

Solucibn:

Vease la figura 11-1. Un voltaje de 0.7 V a un CI TTL se consideraria BAJO. 11.5

El tiempo que toma a la salida de una compuerta 16gica para cambiar su estado despuks que la entrada cambi6 se llama

U S 0 DE ClRCUlTOS INTEGRADOS DIGITALES

Solucion: Retraso de propagacibn es el tiempo que tarda la salida para cambiar despubs que la entrada cambib estados Ibgicos. VCase la figura 11-2. 11.6

Los retrasos de propagacihn se miden en modernos.

(mili, micro, nano) segundos en 10s CI digitales

Solucion: Los retrasos de propagacibn se miden en nanosegundos para 10s Ci digitales modernos. Un nanosegundo es segundos. 11.7

El nhmero de cargas en paralelo que pueden ser manejadas por una sola salida digital de C1 se l l a m a . Se conoce como divergencia de salida el nfimero de cargas en paralelo que pueden ser manejadas por una sola salida digital de CI.

11.8

(CMOS, TTL) es conocida por su bajo consumo de potencia.

La familia digital

Soluci6n: La familia digital CMOS de CI es conocida por su bajo consumo de potencia.

ICK

IPR

I

IJ

VL,c 2Ch' 2PR

CLX

2

CLR

a) Digrama dc clavijas (Corlcsla de Texas Instrumcnrs, Inc.) blodo

Entradas

Salidas

de

PK

operacibn Disposicibn asincrona Borrar asincrono Prohibido

0

1

1

0 0

0

-

CLR

Establc

I

Rcposicibn I)iapo~icii>n Volquete

1 1 I

1 1

1 1

CK'

J

K

Q

Q

x

x

x x

x x

o

1

0 1

X

X

X

1

1

--

.0

n 1

-

0 1

0 1

1

sin cambio

1 0

0 1 estado

opucsto

X = irrclevante

-17-=

pulso dc reloj posilivo

b) tabla de verdad para seleccionar modo.

Fig. 11-3

El CI del basculador 7476 JK.

CAP. 111

11-3 U S 0 DE LOS CI BASCULADORES

La serie 7400 de CI TTL la producen muchos fabricantes. Existen cientos de CI diferentes que son compatibles en la familia de 10s CI. Algunas compuertas 7400 de la serie TTL se usaron en 10s capitulos 3 y 4. En esta secci6n se usarl un CI basculador SSI 7476. El fabricante del CI 7476 lo describe como un basculador JK dual. En la figura 11-3a. se muestra un diagrama de clavijas para el C1 7476. Note que el CI contiene basculadores separados. Cada basculador contiene las entradas de preset (PR) y limpiar (CLR). Se muestran las entradas sincronas como 3, K y C K(reloj), las acostumbradas salidas (Q) normal y (Q) complementaria se encuentran disponibles. Las clavijas 5 y 13 son las conexiones de + 5V (Vcc) y GND de la fuente de poder en este C1. En la figura 1 I-3b se muestra una tabla de verdad selectora d t mod0 para el basculador JK 7476. En las Ires lineas superiores se detalla la operacibn de las entradas asincronas set (preset, PR) y limpiar (CLR). La linea 3 de la tabla muestra el estado prohibido de las entradas asincronas. En las lineas 4 a la 7 se detallan las condiciones de las entradas asincronas para 10s modos estable, reposicibn, disposicibn, volquete del basculador JK. El basculador 7476 JK es del tip0 maestro-esclavo que usa disparo por pulso positivo. Los datos en la salida cambian en la transicibn A a B del puslo de reloj como se muestra por el pequeRo circulo en la entrada CK. En la figura 11-4 se muestra un diagrama de simbolos 16gicos para un contador descendente de 4 bit deparado automd.fico. Suponga que se fija la cuenta descendente en 1111 usando las entradas de predispodcibn que se muestran en la parte superior izquierda. El contador procederl en forma descendente (1 11 1, 1110, 1101, 1100, etc.) hasta llegar a 0000. La compuerta OR de cuatro entradas (C1 7432) generarl un BAJO cuando se aplique 0000 en sus entradas. Esto deshabilita el FFl (FFl pasa a modo estab!e), parando asi la cuenta en 0000. El contador debe predisponerse nuevamente a cualquier numero entre 0001 y 1111 antes de empezar una nueva cuenta.

A Entradas

RCl0)

Linca de seilal de alto

Flg. 11-4

-

Reloj

Un contador descendente de 4 bit de parado automatico usando basculador 7476 JK

PROBLEMAS RESUELTOS

11.9

Liste las entradas asincronas a1 basculador JK 7476 Soluci6n: Las entradas asincronas al basculador J K 7476 son predisposici6n (PR) y borrar (CLR).

US0 DE CIRCUITOS INTEGRADOS DIGITALES

11.10

Las entradas asincronas al basculador JK 7476 tienen entradas activas BAJO).

-(ALTO,

Solucibn:

Las entradas asincronas al basculador JK 7476 tiene entradas activas BAJO.

11.11 Las dos entradas asincronas a1 CI 7476 deben ser (ALTO, BAJO), las entradas J, K (ALTO, BAJO) y debe haber un pulso de reloj para activar el basculador a1 estado de volquete.

Para el CI 7476 ambas entradas asincronas deben ser ALTO, las entradas J, K deben ser ALTO y debe haber un pulso de reloj para activar el basculador a1 estado de volquete. El contador descendente de la figura 11-4 puede ser construido usando CI(s) 7476 y (numero) 7432 CI(s).

11.12

(nbmero) de

El contador descendente de la figura 11-4 puede ser construido con dos CI 7476 y un CI 7432 Liste la cuenta binaria que aparecerh en el indicador d e salida de la figura 11-5 despub de cada pulso de reloj.

11.13

lndicadores

0

1

-0 -0

I

Prcdirposicibn

descendente dc 4 bit dc

I

0

binarios dc salida

1 I autom&tlco

Flg. 11-5 Problema del tren de pulsos del contador Solucibn:

Consulte la tabla de verdad del basculador JK de la figura 11-3 y el diagrama Ibgico del contador descendente en la figura 11-4. La cuenta binaria despues de cada pulso de reloj es como sigue: despuks de! pulso a: 11 11 (todos 10s FF se colocan en 1) despues del pulso b: 1 110 (cuenta descendente) despues del pulso c: 1101 (cuenta descendente) desp,ues del pulso d: 1100 (cuenta descendente) despues del pulso e: 101 1 (cuenta descendente) despuks del pulsof: 1010 (cuenta descendente) despuks del pulso g: 1001 (cuenta descenilente) despues del pulso h: 1000 (cuenta descendente) despuks del pulso i: 01 11 (cuenta descendente) despues del pulso j: 01 10 (cuenta descendente) despues del pulso k: 0101 (cuenta descendente) despuks del pulso 1: 0100 (cuenta descendente) 11.14

despues del pulso m: 001 l(cuenta descendente) despues del pulso n : 0010 (cuenta descendente) despuks del pulso o: 0001 (cuenta descendente) despuks del pulso p: 0000 (cuenta descendente) despuks del pulso q: 0000 (FFlen mod0 estable debido a 10s 0 en las entradas J y K; esto detiene la cuenta en 0000) despuks del pulso r: 11 11 (todos 10s FF se colocan en 1 cuando el pulso r es ALTO; FFI no cambia a 0 en la transicibn de reloj A a B ya que predisposicibn [PR] se encuentraabn activado.

Consulte la figura 11-4. El modo de operacibn d e FF1 cambia de (estable, volquete) cuando la cuenta va d e 0001 a 0000.

(estable, volquete) a

US0 DE ClRCUlTOS INTEGRADOS DIGITALES

El modo de operacibn del FFl en la figura 11-4 cambia de volquete estable cuando la cuenta va de 0001 a 0000. Esto se debe a que la compuerta OR de cuatro entradas alirnenta un ALTO a las entradas J y K del FFl cada vez que alguna de las entradas es ALTO. Una entrada de ALTO en J y Kdel FFI lo colocaran en modo volquete. Cuando todas las entradas de la cornpuerta OR Sean BAJO (OOOO), la salida sera BAJO, lo cual dejard a1 FFI en rnodo estable.

11-4

-

EL U S 0 DE LOS C1 SELECTORES

Un selecror de dafos es la versibn electr6nica de un conmutador rotatorio de un sentido. A la izquierda de la figura 11-6 se muestra un conmutador rotatorio de ocho posiciones y un polo tinico. Las ocho entradas (0-7) se muestran a la izquierda, mientras que la unica salida (Y) se etiqueta a la derecha. A la derecha se muestra un selector de datos. El dato en la entrada 2 (un 1 16gico) esta siendo transferido a travCs de 10s contactos del conmutador rotatorio. Similarmente, el dato en la entrada 2 (un 1 16gico) estii sendo transferido a travks de 10s circuitos del selector de datos a la derecha. La posicion de 10s datos se selecciona girando meciinicamente el rotor del interruptor giratorio. La posici6n de 10s datos se selecciona en el selector de datos colocando 10s numeros binarios adecuados en las entradas selectoras de datos (C, B, A). El selector de datos permite pasar a 10s datos bnicamente de entrada a salida, mientras que el interruptor rotatorio permite que 10s datos fluyan en ambas direcciones. Un selector de datos puede considerarse similar a un conmutador rotatorio de un sentido.

Entrsdaa

Enlradas

l1 Salida

4 P

Selector mecAnico de datoa

0I o+=l-f " Selector l electrbnico de datos

Fig. 11-6 Comparacibn de un conmutador rotatorio con un selector de datos

-

-

-

,-

En la figura 11-7a se muestra un selector de datos comercial en forma de diagrama de bloques. Este CI TTL se identifica como un selector de daros/multiplexor 74150 de 16 entradas por 10s fabricantes. Note las 16 entradas en la parte superior izquierda. El 74150 tiene una sola salida invertida identificada como W. En la parte superior izquierda de la figura 11-70, se identifican 4 entradas de seleccibn de datos (D, C, B, A). Un BAJO en la entrada del estroboscopio habilitara a1 selector de datos y puede considerarse como un apagador principal. Considere la tabla de verdad para el selector de datos 74150 de la figura 11-7b. La linea 1 muestra la entrada del estroboscopio (habilitar) en ALTO, lo cual desactiva a la unidad. La linea 2 nos muestra todas las entradas de selecci6n de datos como BAJO, a1 igual que la ,entrada del estroboscopio. Esto permite que la informaci6n en la entrada de datos 0 sea transmitida a la salida W. La salida W se presentarii en su forma invertida, como se simboliza con el EO en la columna de la salida en la tabla de verdad. A1 crecer la cuenta binaria (0001,0010,001 1, etc.) hacia abajo en la tabla de verdad, cada entrada de datos se conecta consecutivamente a la salida W del selector de datos.

U S 0 DE ClRCUlTOS INTEGRADOS DIGITALES

i Enlradas

-

Salida

Selector

de datos

habilitar Enrrada

/aE

D

C

X B B B B B B B B A A A A A A A A

X B B B B A A A A B B B B A A A A

Salida

W

I' (74150) Estroboscopio

a) Simbolo Ibgico de bloque

E~lrobos~oplo

B

A

X B B A A B B A A B B A A B B A A

X B A B A B A B A B A B A B A B A

bl Tabla de-verdad (Cortesia de Texas Instruments, Inc.)

Fig. 11-7 El Ct TTL 74150 selector de datos/rnultiplexor

Enrradas dc datcs

7

6

5

4

3

2

Entradas de datos

Se;eccMn de datos

1

OEstroboscopioll L? GND Salida Seleccibn de dator

Fig. 11-8 Diagrama de clavijas para el CL 74150 selector de datos/multiplexor (Cortesia de Texas Instruments Inc.)

El 74150 se presenta en un paquete de 24 clavijas. El diagrama de clavijas para este CI se muestra en la figura 11-8. Ademfls de las 21 entradas y una salida que se muestran en el diagrama de bloque, el diagrama de clavijas tambikn muestra la conexion a la fuente de poder (V,, y GND). Siendo un Ct TTL, el 74150 requiere una fuente de poder de 5V. Note el uso del termino selector de datos rnul~tplexorpara identificar el CI 74150. Un multiplexor digital 74150 puede ser usado para transmitir una palabra paralela de 16 b i ~en serie. Esto se realiza conectando un contador a la entrada de selection de datos y contando de 0000 a 1 1 1 1 . La palabra paralela de 16 bit en la entrada de datos (0-15) se transfiere a la salida en serie (una a la vez).

-

--

U S 0 DE CIRCUITOS INTEGRADOS DIGITALES

CAP. I I]

' Llncu

tn~rildar

Salidd

i,

Y -D C B . 4

1 2

3 4 5 6 7 8

9 10 11 12 13 14 15 16

0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Entradas de dams 1-0

1 0 0 1 0 0 1 0 0 1 1

001 0 0611

J

5

----

Y

I?

13 1.1

(74150) J

Habilitar

W

IU

001-15

0

Salida

a

I - v I0-11 1

Selector

- 3 dc dalos - de 16 entradas

00-

0 1 0 0 1

I

Estroboscopio

A

B

c

I

D Entradas dc selccci6n de datos

Fig. 11-9 Uso del selector de datos 74150 para resolver un problema de lbgica combinacional

Tambien se puede usar, ek selector de datos/multiplexor para resolver problemas dificiles de I6gica combinacional. Considere la tabla de verdad a la izquierda de la figura 11-9. La expresi6n Booleana simplificada para esta tabla de verdad es + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD = Y. Se necesitarian muchos circuitos integrados para implementar esta complicada expresi6n si se usaran 10s circuitos convencionales AND-OR o NAND. El selector de datos es un metodo fhcil de resolver, kste, de otra forma, dificil problema. En la figura 11-9 se presenta un problema de 16gica combinacional. Para resolver el problema se usa un selector de datos de 16 entradas. Las 16 entradas de datos (0-15) en el CI 74150 tienen niveles logicos aplicados correspondientes a la columna de salida de la tabla de verdad. La linea 1 de la tabla de verdad tiene una entrada binaria de 8000 (0 decimal) con una salida de I . Se aplica entonces el I a la entrada 0 del selector de datos. La linea 2 en la tabla de verdad tiene una entrada binaria de 0001 (1 decimal) con una salida de 0. Se aplica entonces el 0 a la entrada 1 del selector de datos. Los niveles logicos de entrada (D, C,B, A) de la tabla de verdad se aplican a las entradas de seleccibn del selector de datos 74150. La entrada habilitar del C1 74150 se coloca en 0, y la unidad resuelve el problema I6gico de la tabla de verdad. Notese en la figura 11-9 que debido a la salida inversa del selector de datos 74150 se aiiade un inversor a la derecha. La solucion del selector de datos a este problema de Ibgica combinacional fue una solucion facil y rhpida en un solo paquete. PROBLEMAS RESUELTOS

11.15

A un selector de datos se le llama tambien un Sulucihn:

A un selector de datos se le llama tambien un multiplexor.

11.16

Un selector de datos es comparable a un conmutador mechnico

Entradas binarias

Amplificador sumador

1 RI

20 ki2

I

I I I

I I I I

Salida Red de resistores

I I I

- 12 v

= GND

Fig. 12-9 Diagrama esquemdtico para un circuit0 convertidor D/A

Ahora considere activar solamente el interruptor de entrada A de la figura 12-9. Esto corresponde a la linea 2 de la tabla de verdad (Fig. 12-8). Primero calcule la ganancia del amp op como sigue, notando que el valor de la resistencia de retroalimentaci6n (R$ es 20KR, mientras que el valor de la resistencia de entrada (R,) es 15OKQ.

La ganancia de voltaje (A") del amp op es por lo ranto 0.133 cuando se activa el interruptor A. Ahora se calcula el voltaje de salida (V,).

El voltaje ( V,) calculado para la salida del amp op en el convertidor D/A de la figura 12-9, cuando solo se activa el interruptor A, es 0.4 V. Esto satisface 10s requerimientos de la tabla de verdad de la figura 12-8 (linea 2). Ahora considere que s6lo el interruptor B de la figura 12-9 estii activado (entrada de 0010 binario). Esto corresponde a la linea 3 de la tabla de verdad (Fig. 12-8). Primero debe calcularse la ganancia de voltaje (A,) del amp op de la siguiente manera

La ganancia del amp op es 0.266, con una resistencia de entrada (Re)de 75 KR y R, el voltaje de salida (V,) del D/A se calcula como:

=

20 KR. Enseguida

Se calcula un voltaje de salida (V,) de 0.8 V cuando s61o se activa el interruptor B. Esto corresponde exactamente a las especificaciones dadas en la linea 3 de la tabla de verdad (Fig. 12-8). Suponga que s6lo se activa el interruptor C (una entrada binaria de 0100) en la figura 12-9. La ganancia de voltaje (A") del amp op se calcula como:

CAP. 121

CONVERS16N D/A y A/D

221

La ganancia del amp op es 0.533 cuando R, = 20KO y R, = 37.5 Kn.A continuacibn se calcula el voltaje de salida (VJ, se calcula corno:

El voltaje analbgico de salida (VJ del converidor D/A con una entrada binaria de 0100 es 1.6 V. Esto satisface la especificacibn de la linea 5 en la tabla de verdad (Fig. 12-8). Mire la linea 7 en la tabla de verdad para el convertidor D/A (Fig. 12-8). La entrada binaria es 01 10. Deben activarse dos interruptores de entrada (C y B), colocando a R, y R, en el circuito corno el resistor de entrada (R,). Prirnero deben calcularse la resistencia en paralelo de R, y R2por rnedio de la f6rrnula para dos resistores en paralelo corno sigue:

La resistencia cornbinada R, (Ilarnada Re) del R, y R2es, entonces, 25 kO. La ganancia de voltaje (A,) del amp op ahora puede calcularse corno

El voltaje analbgico de salida (V,) del convertidor D/A se calcula corno

El voltaje de salida (V,) del convertidor D/A con una entrada binaria 01 10 es 2.4 V esto satisface 10s requerirnientos de la linea 7 de la tabla de verdad (Fig. 12-8). Considere la linea 16 en la tabla de verdad (Fig. 12-8), para el convertidor D/A la entrada es 1111 binario. Todos 10s apagadores de entrada (D, C, B, A) se activan colocando 10s resistores R,, R,, R, y R, todos en paralelo. Usando la f6rrnula para resistores en paralelo, el valor de Re se calcula corno

-

El valor de R, es, entonces, lOKO la ganancia de voltaje (A,) del amp op puede calcularse entonces corno R 20000 A = -r. = --= 2 ' R, 10000

-

-

-

Ahora el voltaje de salida del amp op puede calcularse corno:

El voltaje de salida (VJ del convertidor D/A cuando todos 10s apagadores de entrada eskn activados se calcula corno 6 V. Esto satisface 10s requerirnientos de la linea 16 de la tabla de verdad (Fig. 12-8). La red de resistores estB carnbiando el valor de la resistencia de entrada (RJ para producir la amplificacibn adecuada del amp op. Un carnbio en el valor de la resistencia de retroalimentaci6n carnbiaria el escalamiento de 10s voltajes de salida. Se da un ejernplo en la figura 12-10. Esta tabla de verdad rnuestra 10s voltajes analbgicos de salida variando en pequehos pasos de 0 a 3 V. Este carnbio de escala se hacc carnbiando el valor de la resistencia de retroalirnentaci6n de 20KO a 10KO. El circuito convertidor D/A

Entrada binaria

Salida analbgica

D C B . 4

v,

0 0 0 0 0 0 0 0

0 0.2 0.4 0.6 0.8 1 .O 1.2 1.4

Entrada binaria

Salida analbgica

R C B A

K

Rcnglbn

Rcnglbn

I 2 3 4 5 6 7 8

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

9 10 11 12 13 14 15 16

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1.6 1 .L(

2.O 2.2 2.4 2.6 2.8 3.0

Fig. 12-10 Tabla de verdad para un convertidor D/A. con graduaci6n en 10s voltajes de salida

que funciona como se especifica en la tabla de la figura 12-10 es el circuit0 exacto mostrado en la figura 12-9, except0 que R, = 10 Kn. Un convertidor D/A consiste en un amplificador totalizador (algunas veces llamado un "amplificador escalador") y una red de resistores. La red de resistores mostrada es s61o una de varias que producirian el adecuado pesado de las entradas a1 amp op. PROBLEMAS RESUELTOS -

12.11

El amplificador sumador es llamado tambikn, a veces, el amplificador mador) en un convertidor D/A.

(escalador, su-

Soluci6n: A1 amplificador sumador tambitn se le llama, a veces, el amplificador graduador.

12.12

Vkase la figura 12-9. Si s61o fuera activado el interruptor D (la entrada es 1000). la ganancia y el voltaje de salida (V,) seria (A,) del amp op serla Solucibn:

12.13

.

Vkase la figura 12-9. Con una entrada binaria de 0101, R, = A, = en la tabla de verdad (Fig. 12-8). . Esto es igual a la Iinea Solucibn:

Esto es igual a la linea 6 en la tabla de verdad (Fig. 12-8).

Y

vs =

-

12.14

Vkase la figura 12-9. Con una enrrada binaria de 01 11 R, = -, A" = Y en la tabla de verdad (Fig. 12-8). . Esto es igual a la linea

Ifs=

Solucibn:

-

1 Re =l/RJ + 1/R,

-

+ I/R,

E

1 1!37.5 kt2 + 1/75 kt2 t Ill50 kQ

Esto es igual a la linea 8 de la tabla de verdad (Fig. 12-8)

-

12.15

-

Consulte la figura 12-9. Con una entrada binaria de 1101, Re = ,Av= de la tabla de verdad (Fig. 12-8). . Esto es igual a la linea

y

v,

Solucibn:

Esto es igual a la linea 14 de la tabla de verdad (Fig. 12-8). 12.16

Dibuje un diagrama esquemhtico de un circuit0 convertidor D/A similar al de la figura 12-9 que funcione de acuerdo a la tabla de verdad de la figura 12-10. Cambie el valor del resistor R..

VCase la figura 12-11. Note que esta figura es idtntica a la figura 12-9 con excepcibn de R, = loKO. Compare 10s valores de V, en la figura 12-10 con 10s de la figura 12-8.

6

= GND

Fig. 12-1 1 Circuito convertidor D/A.

12.17

Vkase la figura 12-11. Con una entrada binaria de 1100, R, = A , = de la tabla de verdad (Fig. 12-10). . Esto es igual a1 renglbn

Y

v, =

Esto es igual a1 rengl6n 13 de la tabla de verdad (Fig. 12-10). 12.18

Las diferencias en las salidas de 10s convertidores D/A descritos por las tablas de verdad en las figuras 12-8 y 12-10 se conocen como (linealizaci6n, graduacibn) de la salida.

Las diferencias en las salidas de 10sconvertidores D/A descritos por las tablas de verdad en las figuras 12-8 y 12-10 se conocen como graduaci6n de la salida.

12.19

Sucede que (disminuyendo, aumentando) el valor de la resistencia de retroalimentacibn (R,) disminuye proporcionalmente el voltaje anal6gico de salida del convertidor D/A.

A1 disminuir el valor de la resistencia de retroalimentaci6n (R,) disminuye proporcionalmente el voltaje analbgico de salida del convertidor D/A.

12-5 CONVERTIDOR D/A TIP0 ESCALERA Un convertidor D/A consiste de un amplificador sumador y una red de resistores. La figura 12-12 es un diagrama de un convertidor D/A de 5 bit que usa una red de resistores tipo escalera R-2R. La funci6n de la red de resistores en escalera R-2R, es la misma de la red de resistores usada anteriormente. El voltaje de salida (V,) debe aumentar a1 doble cuando se activa la entrada B que cuando se activa la entrada A. La entrada C deberk producir un voltaje cuatro veces mayor que la entrada A y asl sucesivamente. La red de resistores pesa las entradas adecuadamente. La ventaja de la red tipo escalera es que sblo se necesitan dos valores de resistencias, uno dos veces (2R) el valor de la otra resistencia. De ahi el nombre R-2R para la red de resistores. El voltaje de entrada a este convertidor D/A de 5 bit, es 3.7 V. A fin de cuentas, la precisi6n del convertidor depende en gran medida de la precisibn de esta fuente de poder. Los fabricantes tienen disponibles referencias especiales sobre la precisibn del voltaje para estos prop6sitos. El resistor (Rll) de realimentaci6n del amplificador sumador en la figura 12-12, se muestra como de 9Kn. Se seleccionb este valor para proporcionar un voltaje de salida de 3.1 V a escala completa (todos 10s apagadores cerrados a + 3.7 V). En la figura 12-13 se da una tabla de verdad para este circuito. Note que cada incremento en el contador binario aumentarh el voltaje de salida en 0.1 V. Note que la salida tiene 32 diferentes'voltajes con 10s cinco interruptores de entrada. El convertidor D/A de la figura 12-12 se dice que tiene una resolucibn de 5 bit. Esto significa que tiene 32 voltajes de salida posibles (2' = 32). Revise la tabla de verdad de la figura 12-10. Esta tabla es para un convertidor D/A de 4 bit (resoluci6n de 4 bit). Note que cada incremento en el contador binario hace que el voltaje de salida (V,) aumenteen 0.2 V. En la figura 12-13 se muestra que el convertidor D/A de 5 bit tiene incrementos mks finos en el voltaje de salida. Para cada incremento en el contador binario en el convertidor D/A de 5 bit, el voltaje de salida ( B = l)..Si el voltaje en la entrada B es mayor que el de A , la salida sera BAJO ( B > A = 0).

Enlrada analbgica

8 4 2 1

Rcnglbn

V.

D C B . 4

1

0

2 3 4

0.2 04 06 0.8

0 0 0 0 0 0 0 0

5 6

7 8

1 .O I .2

1.4

Entrada analbgica

Salida binaria

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

r~

Renglbn'

0 1 0

9

1.6

10

1 .R

11

1

12

2.0 2.2

0 1 0 1

13

14

t:

/

/

2.4

2.6

:::

Salida

binaria

8 4 2 1 D C B . 4

1 1 1 1 1 1 1

0 0 0 0 1 1 1

0 0 1 1 0 0 1

0 1 0 1 0 1 0

1

1

1

1

Fig. 12-16 Tabla de verdad para un convertidor A/D de 4 bit Salida 8

4

binaria 2

1

QQQQ Reloj Entradas

- Comparador voltaye analbgico desconocido de 'Oltaje A

B Convertidor D/A

D

Voltaje de rampa (realimentacibn)

V,

f

Fig. 12-17 Diagrama lbgico de un convertidor A/D de 4 bit tipo rampa

Suponga que se aplica un voltaje de 0.75 V a una entrada de voltaje analogico desconocido del convertidor A/D en la figura 12-17. La tabla de verdad (Fig. 12-16) para la unidad sugiere que la salida binaria deberg ser 0100 (4 decimal) para este voltaje de entrada. Suponga que la salida binaria es 0000 (contador en blanco). Tarnbien suponga que el convertidor D/A se ajusta a la tabla de verdad de la figura 12-10. La secuencia de eventos dentro del convertidor A/D es algo cornplicada. Por claridad estos eventos se han escrito en forrna de tabla. La figura 12-18 rnuestra 10s 5 ciclos a travts de 10s cuales pasa el convertidor A/D (Fig. 12-17) para convertir el voltaje anal6gico de 0.75 V en una salida de 0100. Considere el rengl6n 1 en la figura 12-18. El cornparador cornpara las condiciones pre,entes de entrada, indicadas corno A = 0.75 V, con B = 0 V. El cornparador genera entonces una salida de ALTO. El renglon 2 rnuestra c6rno se activa la cornpuerta AND (por la unidad del cornparador). Esto permite que el pulso de reloj pase a travts de la cornpuerta AND hacia el contador. El rengl6n 3 muestra a1 contador yendo hasta 0001, esto se escribe en el renglbn 4. El convertidor D/A, mientras tanto (rengl6n 5), tiene una entrada de 0001, lo que genera un voltaje de salida (Vs) de 0.2 V de acuerdo a su tabla de verdad (Fig. 12-10). La salida de 0.2 V del convertidor D/A se alirnenta de nuevo en la entrada B del corn-

-

229

CONVERSI6N D/A y A / D

CAP. 121

Resul~ados a la salida

Condiciones actuales de entrada Comparador (compara A con B)

1

2

J ~ o r n ~ u e rAND t a (activada)

II

I

.4 = 0.75 V B = 0 V A>B A = pulso de reloj B = ALTO

4

1

i1

I

Convertidor D/A

A

Comparador

-6-- -.!---7

-

10

1 --

0.2 V

A >B

I

I

X = ALTO

Un pulso llega al contador

Un pulso de reloj

I

Cuenta hasta 13310

0010

A = 0.75 V

I1

Comparador

12

Compuerta AND (activada)

I3 ...

Contador .-. -... . -

h---

I

C

I6

1

umparador

11

1

(Compuerta AND activada)

21

1 I

2:

2

3

/

'

iI 1

I

,I

i

I I

R=0.6V

I

@a00 V, = 0.6 \.'

A b B

X = ALTO

/

Un pulso llega al contador

7 1 cuenta hasta OIOOI

a a saida Q

A = 0.7s

v

B = 0.8

v

.4 = Pulso de reloj R = BAJO

1 i~

Un pulso llega a1 contador Cuenta hasta 001 1

Un pulso de reloj

I

Compuerta AND (deshabilitada)

Cor~vertidorD/A

I

A---A

4 = pulso de reloj B = HIGH

c

Contador

X = ALTO

A >B

Se activan las salidas Q, y Q , del contador --Cl(i I 1

-

Pantalla

25

-

A=0.71V

comparador

0.4 V

Un pulsv de reloj

--

Contador Pantalla

B

A = pulso de reloj B = ALTO

Convertidor DIA

5

-

A = Pulso de reloj B = ALTO

Pantalla

i

B

v, = 0.2 v

I

1.

I

0.75 V

I

Convertidor D/A

I

1

I

Se activa la salida Q, del

1

1

-

I

(NO1

1

I I

3

I

Cuenta hasta 0001

-----

1 Compuerta AND activada I Contador

-

ALTO

Pantalla

1

5 .-

-

Un pulso llega al contador

Un pulso de reloj l

X

No hay pulso de reloj

!.-

despuCs de un

minimo de ( h ) p u l s o s de reloj usando el circuiro de la figura 12-17. Resp. a) 1101 (vkase el renglbn 14) b) 13 La resolucibn de un convertidor A/D puede darse como n h e r o de (U) o como el porcentaje de -.( h ) Resp, a) bit b) resolucibn VCase la figura 12-17 el comparador genera un ALTO cuando la entrada A es(")mayor,

menor) que

la entrada B. Este ALTO (b)(habilitari, deshabilitarl) la compuerta AND, lo que (C)(habilitari, deshabilitari) el contador ascendente. Resp. a) mayor b) habilitari c) habilitari

Acarreo de salida, 157 Adicibn binaria, 157-161, 166-168, 186-187 Algebra booleana (vease Expresion booleana) Alto Ibgico, 194-195, 210 Amplificador: operacional. 215-224, 232-233 sumador, 214-215, 219-224, 233-235 Amp op (veose Amplificador operacional) no do, 103 ASCII (vease Cbdigos alfanumericos) Bajo Ibgico, 194-195, 210 Basculador: D, 117-121, 127, 142-145, 153, 171, 189 de datos (vdase Basculador, D) JK, 119, 125, 127, 141, 145-149, 196, 198 JK maestro-esclavo, 122-123 de retardo (v4are Basculador, D) RS, 112-1 14, 125 RS sincrono, 114-117, 125-126 volquete, 120 BCD (vease Cbdigos de decimal codificado en binano) Binarios, 112 Bit, 1 de paridad. 24-30, 33-34 BMS (bit mas significativo), 2 bms (bit menos significativo), I Calculadora, 96, 157, 174 CBtodo, 103 C1 ( v h e Circuitos integrados) hexainversor. 46 Circuito: de deteccibn de error. 24-30, 33 intenrado. 44-46. 193-213

I

CI basculador JK 7476, 197-199

, CI codificador 74147, %-99

Qcgd~ficador74148,

107-108 -.

'.

I ,

+

CI compuerta AND 7408.44-45 CI combuerta NAND 7410, 61-62 CI compuerta OR 7432, 45 CI contador ascendente/descendente 74192, 203U)6

CI decodificador 7442, 1W102 CI decodificador 7443, 108-109 CI decodificador/controlador74247, 109-111 CI decodificador/excitador 7447, 1 W107 CI inversor 7404, 45, 46 CI memoria de lectura/escritura 7489, 207-209

CI selector de datos/multiplex or 74150, 199-203 CI sumador de 4 bits 7483, 168 C1 registro de corrimiento universal 74194, 149153 compuerta NAND 7400, 61-62 Circuitos: de lbgica combinatoria, 112, 154 de Ibgica secuencial, 112, 154 Circulo inversor, 51 C1: CMOS, 193-194, 196, 21 1 de MOS, 194 de NMOS, 194 de PMOS, 194 Co, carry out (veose Acarreo de Salida) Codificador, 16, 96-99, 107-108, 214, 232 decimal a BCD, 96-99 Cbdigo de correccibn de error, 26-30, 33-34 exceso 3 (vkuse Cbdigo, XS3) Gray, 20-23, 32-33 de Hamming, 25-29 XS3, 20-23, 32 Codigos alfanumericos, 3&31, 34 Cbdigos de decimal codificado en binario cbdigo BCD 4221, 18 cbdigo BCD 5421. 18 cbdigo BCD 8421, 16-18, 2&21, 96,200 Comparador, 227-232, 234 Complemento, 40 Compuerta: AND, 35-37, 44-48 NAND, 51, 58, 75-77, 112, 114, 126 NOR, 53, 58, 77-79 NOR exclusiva. 56-57, 65 NOT, 40-41 OR, 37-39, 45-46, 197 OR exclusiva, 54-56, 65, 157-159, 161-164, 186 universal, 5 1, 60 Computadora digital, 157, 174, 182 Conmutador rotatono, 198-203, 21 1 Contador digital (vkase Contadores) Contadores: asincronos, 130 BCD ascendente/descendente, 203-206 caracterlsticas de los, 128 de cascada, 203 como divisor de frecuencia, 130 decena, 135-137, 140, 2M descendente (3 bits), 136-139 descendente (4 bits), 197-199 mod-4, 138 mod-6, 133-136 mod-8, 130-134

mod-9, 139 mod-12, 141 mod-16, 128-131, 139, 140, 228-231 mod-32, 139 paralelo, 131-134 sincrono, 133 de transporte ondulante, 128-131 Conversibn: BCD a binario, 17, 19, 32 BCD a decimal, 16-18, 32, 99-102 BCD a XS3, 20, 23 binario a BCD, 18-19, 32 binario a cbdigo Gray, 21-23, 32 binario a decimal, 1-2, 4-5, 14, % binario a hexadecimal, 12-13, I5 binario a octal, 8-10, 15 cbdigo Gray a binario, 22-23, 32 decimal a BCD, 16, 19, 32, 96 decimal a binario, 3-5, 14 decimal a hexadecimal, 11, 13, 15 decimal a octal, 7, 9, 14 decimal a XS3, 20, 23, 32 hexadecimal a binario, 12-13, I5 hexadecimal a decimal, 10-11, 13, 15 octal a binario, 8-9, 15 XS3 a decimal, 20-21, 23, 32 Convertidor: A/D, 205, 227-235 A/D tipo contador en rampa, 227-232, 235 analbgico digital (viase Convertidor, A/D) D/A, 214-216, 219-235 Decodificador, 16, %, 99-111, 214, 232 excitador BCD a decimal, 100-102 impulsor (vbase Decodificador, excitador) XS3 a decimal, 108-109 Diagramas de onda: para el basculador de disparo por efecto de borde negativo, 122 para el basculador de disparo por efecto de borde positivo, 122 para el basculador JK maestro-esclavo. 123 para el basculador RS sincrono, 115-116 para el contador paralelo mod-8, 132 para el contador de transporte ondulante mod-6, 134 para el contador de rransporte ondulante mod16, 129 para el registro con cargado en serie de 4 bits de corrimiento hacia la derecha, 143 para el registro con cargado en paralelo de 4 bits con recirculacibn de corrimiento hacia la derecha, 146 Diagramas de tiempo, Diferencia, 161 Diodo emisor de luz (LED), 99, 103-106, 110-1 11 DIP, Dual-in-line package, 44 Direccibn de memoria, 207

Disipacibn de potencia, 195 Disparo: por cambio de nivel, 114, 117-118 por efecto de borde, 118, 120, 122-125, 152 por pulso, 120-124 Divergencia de salida, 195-196, 210 Divisores de frecuencia: division por 2, 130 division por 4, 130 divisibn por 5, 141 division por 8, 130 divisibn por 16, 130 EBCDIC (vbase Cbdigos alfanumCricos) ECL (Ibgica de emisor acoplado), 193 Enganchador, 112 de maxterm, 71-73, 85-88 de minterm, 68-71. 79 Expresiones booleanas: para la funcibn AND, 36 para la funcibn NAND, 51 para la funcibn NOR, 53 para la funcibn NOT, 40 para la funcibn OR, 38-39 del patrbn de la compuerta AND-OR, 42 simplificacion de, 68, 74-95 de la tabla de verdad (maxterm), 71, 91 para la funcibn XNOR, 56 para la funcibn XOR, 55 de la tabla de verdad (minterm), 68-69, 89-90 Flip-flop: tip0 T (viase Basculador, volquete) toggle ( ,viase Basculador, volquete) Ganancia de voltaje del amp op, 216-224, 232-234 Generador de bit de paridad, 24-30, 33 par, 24, 26-29, 33 IGFET (viase Transistor de efecto de campo con compuerta aislada) IIL (lbgica de inyeccibn integrada), 193 Inmunidad al ruido de un CI, 194 Interconector, 214 Inversibn de las entradas y salidas a una compuerta, 57-59 Inversor (vbase Compuerta NOT) Latch (vbase Enganchador) RS (viase Basculador, RS) LED (vbase Diodo emisor de luz) construccibn de 10s mapas de las, 79 funcibn AND, 36 funcibn NOT, 41 funcibn OR, 39 teoremas de De Morgan, 74-75, 92

Lbgica: a -d transistpr (TTL), 45,J93 de umbra1 alto (HTL). 193 LSB (vkase bms) LSI (integracibn a gran escala), 193 Memoria, 112, 128, 130, 206-210 auxiliar (vkase Memoria, borrador) borrador, 206, 209 de leer/escribir, 206-210 no volatil, 206, 208 solo para leer (viase ROM) volPtil, 206, 208, 212 Memorias de semiconductor, 206-209, 212 efecto de 10s "no importan" en las, 88-90, 95 minterm de 2 variables, 79-80 minterm de 3 variables, 81-82 minterm de 4 variables, 82-85, 91, 94-95 su uso con maxterm, 85-88, 92, 94 Mktodo de la paridad impar, 25. 33 Minuendo, 161 Mbdulo del contador, 128 MSB (vkase BMS) MSl (integracibn a mediana escala), 193, 203, 20 Multiplexor (v4ase Selector de datos) Multiplicacibn binaria: mktodo de adicibn y corrimiento, 178-182, 182184, 192 metodo de adicibn repetida, 181-186. 192 Multiplicador, 178 Multiplicando, 178 Multivibrador, 112 Negacion, 40 Nlimeros: base 2, 1-4, 10, 21, 96 base 8, 1, 5-10, 14, 96 base 10,1, 10 binarios, 1-4, ID, 21, 96 hexadecimales, 10-13, 15, 96 octales. 1. 5-10. 14. 96 Op amp (vkase Amplificador Pantallas de siete segmentos: de cristal liauido. . . 103 de descarga de gas, 103 de diodo emisor de luz, 103-106. 110-1 11 fluorescentes, 103 incandescentes, 103 Paquete con doble linea de clavijas (vease DIP) Patrbn de la compuerta: AND-OR, 42-44, 59-61, 75-77 NAND-NAND, 60, 75-77, 92-93 NOR-NOR, 77-79, 93 OR-AND, 72-73. 77-79 Producto. 178 de sumas (veose Expresion booleana, de maxterm)

PROM (memori prbgramable sblo para leer), 208 7 Punto binario, 2, 12 RAM (memoria de acceso aleatorio), 206-209, 212 Recirculation del acarreo circular, 175-178, 191 Red de resistores, 214-215, 219-227, 233-235 Referencias de voltaje, 224, 234 Registro acumulador, 179-184 Registros de corrimiento: caracteristicas de 10s. 142 de 5 bits cargado en serie y corrimiento a la derecha, 153 de 4 bits cargado en serie y corrimiento a la derecha, 142-145 a la derecha, cargado en paralelo y recirculante, 145-149 de 3 bits cargado en serie y corrimiento a la derecha, 154 universales. 149-153, 154-156 Resistores de "pull-up", 208 Resolucion: de un convertidor A/D, 230, 235 de un convertidor D/A, 224-227, 234 Restador: completo, 161-168, 170, 187-188 en paralelo, 166-171, 175-178, 187-192 Retraso de la propagacibn, 194-195, 21 1 ROM (memoria solo para leer), 206-210. 213 RTL (Ibgica de resistor a transistor), 193 alidas de TTL de colector abierto. 208 elector de aatos. 1 9 9 - m Semirrestador, 162-168, 170, 187 Semisumador, 157-161, 166-169, 172, 186-187 Serlales: analbgica, 214 digital, 214 Simbolos lbgicos alternos: para la compuerta NAND, 58-74 para la compuerta NOR, 58-74 Sistema basado en microorocesador. 182 Sistema decimal de numeracibn, 1 , 10 Sistema de transmisibn de datos, 24-30 Soluciones de I6gica combinational (selectores de datos), 200-203, 21 1-213 SSI (integracion a pequerla escala) 193, 197 Suma de productos (vease expresibn booleana de maxterm) Sumador: completo, 158-161, 166-169, 171-178, 186-187, 190-192 en paralelo, 166-171, 178, 188-190 en serie. 166, 171-175, 188-190 Sustraccion: binaria, 161-171, 175-178, 187-190 por complemento a 1, 177, 178, 191 usando sumadores, 175-178, 192 Sustraendo, 161

'

Tablas de verdad: funcibn AND, 35-36 funcibd NAND, 51 funcibn NOR, 53 , funcibn NOT, 40 funcibn OR, 38 funcibn XNOR, 56 funcibn XOR, 54 Tcorcma de De Morgan (vease Expresion booleana) Toggle (vkase Volquete, estado de) Transistor de efecto de campo con compucna aislada, 193

Transmisibn de datos, 200, 21 1 TTL (vkase Lbpica de transistor a transistor) UCP (unidad central de proceso), 96 :

.

VLSI (integracibn a escala muy bande), 193 Volquete, estado de, 120, 123.127, 129; 196-199 Voltlmetro digital, 230-231, 235

. XNOR (vkascCompuerta NOR exclusiyo) XOR (vkase ~ o m p u e r t aexclusive) '~~

.